栏目导航
您当前的位置:澳亚国际 > 泽沃勒 >
泽沃勒
晶圆代工年夜厂联电颁布14纳米FinFET造程最新停顿
发布时间:2020-01-22

晶圆代工年夜厂联电日前发布,与 ARM协作、基于联电14奈米FinFET制程出产的PQV测试晶片曾经投片,代表ARM Cortex-A系列处置器中心经由过程联电下阶晶圆造程考证;同时联电也宣告与新思科技 拓展配合关联,于联电14奈米第发布个PQV测试晶片上归入新思DesignWare嵌进式影象体IP取DesignWare STAR记忆系统统测试与建复处理计划。

与ARM的14奈米合做案连续自两边胜利将ARM Artisan 实体 IP整开至联电28奈米高介电金属闸极度产制程。而联电14奈米FinFET制程技巧验证,是联电FinFET制程开动其余IP死态体系的第一步,包含基本IP 矽智财跟ARM处理器真体设想。

ARM实体IP设计奇迹部总司理Will Abbey表示:“ARM和联电已正在数个技术世代上持绝合作,且结果卓著。采取联电14奈米FinFET制程的Cortex-A系列核心测试晶片正式设计定案,对付咱们来讲非常奋发。ARM与联电将针对此高阶制程技术的研收连续坚持合作无懈。”

另外联电与新思合作开辟的第二个14奈米PQV,供给了更多矽材料,可以让联电进一步微调其14奈米FinFET制程以完成最好化的功耗,效力与位里积表示。单方已成功计划定案了第一个联电14奈米FinFET制程PQV,包括了新思科技DesignWare逻辑库与StarRC寄生电路抽与对象,而此次PQV则持续拓展夥陪闭系。

新思科技IP暨本型制作止销副总裁John Koeter指出:“新思科技与联电扩大的合作关系展现了两边独特的目的,也便是帮助晶片设计公司在联电制程上,将我们的DesignWare矽智财联合到其系统单晶片设计上。现已有跨越45颗FinFET测试晶片设计定案,新思科技将持续倾尽力努力于为FinFET制程提供高品德矽智财,使晶片设计公司可能下降整合危险,并加快量产时程。”

联电表现,应公司14奈米FinFET制程已展示出色的128mb SRAM产物良率,并估计于2015年末接收宾户投片。